

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-031504

(43)Date of publication of application : 31.01.2003

(51)Int.Cl.

H01L 21/205

C23C 16/509

H05H 1/46

(21)Application number : 2001-213062

(71)Applicant : SHARP CORP

(22)Date of filing : 13.07.2001


(72)Inventor : MORITA HARUYUKI  
WADA KENJI  
INAMASU TAKASHI

(54) PLASMA PROCESSING APPARATUS AND METHOD AND SEMICONDUCTOR DEVICE MANUFACTURED BY USING THEM

(57)Abstract:

PROBLEM TO BE SOLVED: To solve the problem, even if high-frequency power is applied to a plurality of linear electrodes in a reaction container, while controlling the phase thereof it is difficult to reduce the ununiformity of electric field strength due to standing waves generated on the electrodes and it is insufficient to produce uniform plasma.

SOLUTION: In a plasma processing apparatus, having a plurality of small electrodes arranged nearly in the same plane, when high frequency powers of different frequencies are applied to the electrodes adjacent to each other, the combination of the electric field strengths generated by respective electrodes can provide electric field strength which is uniform over a large area to improve film thickness distribution and etching speed distribution.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2003-31504  
(P2003-31504A)

(43) 公開日 平成15年1月31日 (2003.1.31)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	キーワード (参考)
H 0 1 L 21/205		H 0 1 L 21/205	4 K 0 3 0
C 2 3 C 16/509		C 2 3 C 16/509	5 F 0 4 5
H 0 5 H 1/46		H 0 5 H 1/46	L

審査請求 未請求 請求項の数14 O L (全 11 頁)

(21) 出願番号 特願2001-213062(P2001-213062)

(22) 出願日 平成13年7月13日 (2001.7.13)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 森田 春雪

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(72) 発明者 和田 健司

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(74) 代理人 100102277

弁理士 佐々木 晴康 (外2名)


最終頁に続く

(54) 【発明の名称】 プラズマ処理装置及びプラズマ処理方法、それらを用いて作製した半導体装置

(57) 【要約】

【課題】 反応容器内の複数の線状電極に位相を制御して高周波電力を印加しても、電極上に生じる定在波による電界強度の不均一性を低減することは困難であり、均一なプラズマを生成させるには不十分である。

【解決手段】 プラズマ処理装置において、反応容器内の略同一平面上に配置された複数の小電極に対して、互いに隣接する電極に異なる周波数の高周波電力を印加することで、各々の電極で生じる電界強度を合成して大面積にわたって均一な電界強度を生じさせることが可能となり、膜厚分布やエッチング速度の分布が改善される。



【特許請求の範囲】

【請求項1】 被処理部材配設部と、該被処理部材配設部との間でプラズマを発生させる複数の小電極とを備え、前記複数の小電極に異なる周波数の高周波電力を印加する高周波電源を備えることを特徴とするプラズマ処理装置。

【請求項2】 前記小電極毎に高周波電源を備え、該高周波電源の出力制御手段を備えることを特徴とする請求項1に記載のプラズマ処理装置。

【請求項3】 前記一の高周波電源の出力を前記複数の小電極のうち、少なくとも2つ以上の電極に印加することを特徴とする請求項1～2に記載のプラズマ処理装置。

【請求項4】 前記一の高周波電源と、該高周波電源に接続される2つ以上の小電極の間に出力制御手段を備えることを特徴とする請求項3に記載のプラズマ処理装置。

【請求項5】 前記小電極の中、偶数番と奇数番はそれぞれ異なる周波数の高周波電源に接続されることを特徴とする請求項1～4に記載のプラズマ処理装置。

【請求項6】 互いに隣接する第1、第2、第3の小電極は、それぞれ異なる周波数の第1、第2、第3の高周波電源に接続されることを特徴とする請求項1～4に記載のプラズマ処理装置。

【請求項7】 前記高周波電源と小電極の間にパルス変調手段を配設することを特徴とする請求項1～6のいずれかに記載のプラズマ処理装置。

【請求項8】 被処理部材配設部と、異なる周波数の高周波電力が印加される複数の小電極との間でプラズマを発生させ、異なる周波数のプラズマで被処理部材をプラズマ処理することを特徴とするプラズマ処理方法。

【請求項9】 前記小電極の中、偶数番と奇数番はそれぞれ異なる周波数の高周波電源の出力を印加することを特徴とする請求項8に記載のプラズマ処理方法。

【請求項10】 互いに隣接する第1、第2、第3の小電極に、それぞれ異なる周波数の第1、第2、第3の高周波電源の出力を印加することを特徴とする請求項8に記載のプラズマ処理方法。

【請求項11】 前記電極に対し、パルス状に変調された高周波電力を印加することを特徴とする請求項8～10に記載のプラズマ処理方法。

【請求項12】 請求項8～11に記載のプラズマ処理方法において、前記複数の電極に対し、印加する高周波電圧の位相をずらすことを特徴とするプラズマ処理方法。

【請求項13】 前記高周波の周波数を20MHz～500MHzとすることを特徴とする請求項8～12のいずれかに記載のプラズマ処理方法。

【請求項14】 請求項1～13のいずれかに記載のプラズマ処理装置及びプラズマ処理方法を用いて作製した

半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明はプラズマ処理装置に係り、被処理部材に対し膜堆積、エッチングあるいは表面改質を行うのに好適な処理装置及び処理方法、ならびにこれらの処理装置または処理方法を用いて作製した半導体装置に関する。

【0002】

【従来の技術】 半導体装置の製造プロセスにおいて、プラズマエネルギーを利用した薄膜堆積、エッチング、表面改質等の処理が必要不可欠であり、これらのプラズマ処理工程では、液晶ディスプレイや太陽電池等の半導体装置の大型化、及び処理能力向上の要求に対応した被処理面積の大型化や処理速度の向上、そして処理品質の向上が重要な課題になっている。

【0003】 このようなプラズマ処理の現状について説明すると、代表的な膜堆積処理方法であるプラズマCVD法を例にとると、堆積される膜として、代表的にはシリコンの多結晶薄膜、微結晶薄膜、非晶質薄膜があり、シリコンの化合物としては酸化シリコン膜、窒化シリコン膜、珪化金属膜などがある。プラズマCVD法における量産性を向上させるために、高周波電力を高める、または原料ガスの供給量を増加させることで、製膜速度を増大させることが可能である。しかしながら、高周波電力として13.56MHzのRF帯高周波を用いた従来の方法において、そのような条件で膜堆積を行うと、多量のパウダーが生成し、パウダーが被処理部材へ付着することによる膜質の低下、引いては歩留まりの低下を引き起こすために、製膜速度の著しい向上は実現困難である。

【0004】 このような良好な膜品質と高い製膜速度の両立という課題の解決策として、高周波電力の高周波数化が有望視されている。周波数を更に増加させたVHF帯高周波を用いることで、プラズマ温度の低減と、プラズマ密度の向上が同時に成し得ることが知られており、VHF帯高周波を用いることで、高品質な膜をより高速で堆積できると期待される。

【0005】 しかしながら、VHF帯高周波はRF帯高周波よりも波長が短いため、高周波電極の表面最大寸法が大きくなるほど、電極上で発生する定在波の影響が大きくなることが知られている。その結果、プラズマの面内均一性が悪くなるため、膜堆積の場合は膜厚や膜特性の面内均一性の悪化、エッチングの場合はエッチングレート面の均一性の悪化を引き起こしてしまう。また、周波数が高くなるほど浮遊容量の影響が大きくなり、電極間以外での高周波電力の損失が大きくなるため、安定なプラズマ生成が困難になる。これらのことから、RF帯高周波に対応した従来の装置では、VHF帯高周波を用いた大面積処理を行うことは、実用上困難である。

【0006】このような課題に鑑み、VHF帯高周波を用いて大面積処理を可能とする手法が特開2000-323297号公報に開示されている。図12により、特開2000-323297号公報に開示されているプラズマ生成用電極装置の概要を説明する。線状の電極21、22と2つの電源11、12を備え、各々の電源から電極に印加される高周波電圧において、互いに位相をずらして各々の電極へ印加することにより、各々の電源から発生する電界強度を合成し、大面積でも均一なプラズマ生成が可能であるとしている。

【0007】

【発明が解決しようとする課題】本発明者らは、特開2000-323297号公報に開示されているような、小電極を用いたVHF帯高周波を用いた大面積処理の手法の効果について詳細な検討を行った。図12において、2つの棒状電極21、22が直径1cm、長さ150cmのステンレス棒からなり、互いに30mm離間されている高周波電極を仮定し、各々の棒状電極に高周波電力を同出力かつ逆位相となるように印加した時の高周波電力の周波数による電界強度分布への影響を電磁界計算により求めた。その結果を図13に示す。通常、プラズマ処理有効処理領域は、給電点から給電端までの全体ではなく、ひとまわり小さい領域としており、ここでは、給電点から給電端までの中心を被処理部材の中心とし、給電点から給電端までの間の70%の領域を有効処理領域とみなした。電界強度分布は、前記有効処理領域における電極近傍の電界強度を100点求めて、100個のデータの(最大値-最小値)/(最大値+最小値)×2とした。周波数の増加に伴って電界強度分布が大きくなっていく事が判った。これは、周波数の増加により、アンテナ電極上に生じる定在波の影響を受けて、電界強度分布が大きくなったものと考えられる。このような大きな電界強度分布は、2本の高周波電極に逆位相、同位相の高周波電力を導入したいずれの場合も顕著に表れる。とりわけ、1本あたりの電極の長さが長いジグザク形状の平面型コイル電極では、定在波による電界強度の谷が望ましくない所に複数現われ、複雑で不均一な電界強度分布が生じる。前述のような不均一な電界強度分布は、不均一なプラズマ生成を引き起こすことを示唆しており、このようなプラズマにより処理を行うと、処理の均一性や品質に問題が生じることは明らかである。つまり、均一なプラズマを生成させるためには、高周波電極に導入する高周波電力の周波数に依存する定在波による影響を考慮する必要があることが分かった。

【0008】本発明は、上記課題を鑑みてなされたものであり、半導体装置の大型化や処理能力向上に対応した被処理面積の大型化や処理速度の向上、及び処理品質の向上を可能とするプラズマ処理装置及びプラズマ処理方法、そして、それを用いて作製した半導体装置を提供することにある。

【0009】

【課題を解決するための手段】本発明の第1の態様は、被処理部材配設部と、該被処理部材配設部との間でプラズマを発生させる複数の小電極とを備え、前記複数の小電極に異なる周波数の高周波電力を印加する高周波電源を備えることを特徴とするプラズマ処理装置である。より詳細には、被処理部材配設部と、略同一平面上に配置された複数の小電極とを備え、該複数の小電極に、高周波電源から高周波電力を印加することでプラズマを発生させて、該反応容器内に配置された被処理部材に対し処理を行う装置であり、該複数の小電極において、互いに隣接する電極に異なる周波数の高周波電力を印加することを特徴とするプラズマ処理装置である。

【0010】本発明の第2の態様は、被処理部材配設部と、異なる周波数の高周波電力が印加される複数の小電極との間でプラズマを発生させ、異なる周波数のプラズマで被処理部材をプラズマ処理することを特徴とするプラズマ処理方法である。より詳細には、第1の態様のプラズマ処理装置において、互いに隣接する小電極に異なる周波数の高周波電力を印加することを特徴とするプラズマ処理方法である。

【0011】本発明の第3の態様は、第1の態様であるプラズマ処理装置、あるいは第2の態様であるプラズマ処理方法を用いて作製した半導体装置である。

【0012】

【発明の実施の形態】本発明のプラズマ処理装置は、被処理部材に対向する位置に、略同一平面上に複数の小電極が並列に備えられており、該複数の小電極に、高周波電源から高周波電力を印加することで、被処理部材と複数の小電極との間にプラズマを発生させて、該被処理部材に対し薄膜堆積、エッチング、表面改質等の処理を行う装置であり、該複数の小電極において、互いに隣接する小電極に異なる周波数の高周波電力を印加することを特徴とするプラズマ処理装置である。

【0013】図1は本発明の実施の形態に係るプラズマ処理装置の電極構造の平面図、図2(a)、(b)、(c)は同プラズマ処理装置の電極近傍の電場強度を示すグラフである。

【0014】図1において、プラズマ処理装置の電極構造は、直径1cm、長さ150cmのステンレス棒からなり、互いに30mm離間されている2つの棒状電極21、22を備えている。各電極21、22の両端部は、それぞれ第1の高周波電源11と第1の接地部31、第2の高周波電源12と第2の接地部32に接続されている。第1の高周波電源11と第2の高周波電源12は、それぞれ一方の電極21と他方の電極22に高周波電力を印加する。また第1の高周波電源11と第2の高周波電源12は、高周波電力の周波数が異なり、第1の高周波電源は50MHz、第2の高周波電源は135MHzである。

【0015】図2(a)は、第1の高周波電源11により一方の電極21に高周波電力を印加した場合に、この電極21の近傍に生じる電界強度を示している。また図2(b)は、第2の高周波電源12によりもう一方の電極22に高周波電力を印加した場合に、この電極22の近傍に生じる電界強度を示している。図2(a)および(b)に示すように、周波数の違いによって異なった電界強度分布となった。通常、プラズマ処理有効処理領域は、給電点から給電端までの全体ではなく、ひとまわり小さい領域としており、ここでは、給電点から給電端までの中心を被処理部材の中心とし、給電点から給電端までの間の70%の領域を有効処理領域とみなした。図2に示すように、(a)では給電点から給電端までほぼ単調に電界強度が増加し、(b)では給電端近くで電界強度が著しく低下する箇所があり、ともに有効処理領域外は言うまでもなく、有効処理領域内においても定在波による大きな不均一を有する電界強度分布となる。

【0016】図2(c)は、図2(a)、(b)の波形を合成した波形である。このように異なる周波数の高周波電力で形成される電界を合成することにより、有効処理領域内の電界強度分布の均一性は改善されることが判った。

【0017】本発明のプラズマ処理装置は、前記小電極毎に高周波電源を備えているので、互いに隣接する電極に異なる周波数の高周波電力を印加するとともに、各々の電極に印加する高周波電力の量を制御することが可能となる。

【0018】このような構成を有する本発明のプラズマ処理装置を用いると、例えば、各小電極にある条件の高周波電力を印加した時の膜厚分布やエッチング速度の分布から、各小電極に印加するべき高周波電力の比率を算定し、各小電極に前記の算定した比率を考慮して高周波電力を印加することで、膜厚分布やエッチング速度の分布を改善することが可能となる。

【0019】同じ周波数の高周波電力を印加する複数の小電極に対し、一つの高周波電源から分配器によって各々の小電極に高周波電力を分配し、周波数ごとに印加する高周波電力の量を制御可能とすることで、膜厚分布やエッチング速度の分布を改善することが可能となる。また、この構成により高周波電源の数を減少させることが可能となり、設備投資の低減や設備占有面積の低減に寄与する。

【0020】3種類の周波数を用い、任意の第1電極と隣接する第2の電極および第2の電極と隣接する第3の電極とは、印加される高周波電圧の周波数が異なり、且つ、該第1の電極とは隣接せず、該第3の電極とは隣接する第4の電極に印加する高周波電圧の周波数は、該第1の電極に印加される高周波電圧の周波数と同じであるようにすることで、高い周波数を用いた時に生じる定在波の影響を低減した均一な大面積プラズマ処理が可能と

なる。

【0021】2種類の周波数を用い、任意の第1電極と隣接する第2の電極とは、印加される高周波電圧の周波数が異なり、且つ、該第1の電極とは隣接せず、該第2の電極とは隣接する第3の電極に印加する高周波電圧の周波数は、該第1の電極に印加される高周波電圧の周波数と同じであるようにすることで、高い周波数を用いた時に生じる定在波の影響を低減した均一な大面積プラズマ処理が簡便で且つ容易に可能となる。

【0022】このような互いに隣接する小電極に異なる周波数の高周波電圧を印加することにより、各々の電極で生じる電界強度を合成して均一な電界強度を生じさせる手法は、前記小電極において、長手方向の長さおよび用いる周波数の波長に対して電極の幅が充分に小さい棒状あるいは、板状等の形状であれば有効である。

【0023】各小電極で形成される不均一な電界を更に低減する手法として、各々の小電極に対し、パルス状に変調された高周波電力を印加することも有効である。各小電極に印加する高周波電力がオフとなる時間では、プラズマ励起強度が低くなり、処理プロセスに寄与するラジカル等の拡散が生じることによって、各小電極付近で形成される不均一なプラズマが緩和される。その結果、大面積にわたる均一なプラズマ処理が可能となる。また、高周波電力がオフとなる時間では、プラズマ励起強度が低くなりラジカルの重合反応が抑止されることから、パウダーの発生が低減できる。

【0024】また、各小電極で形成される不均一な電界を更に低減する別の手法として、各々の小電極に印加される高周波電圧の位相を、各々の小電極に応じて調整することが有効である。そのため、本発明のプラズマ処理装置は、各々の小電極に印加される高周波電圧の位相が、各々の小電極に応じて調整されていることが好ましい。各小電極に印加される高周波電圧の位相調整は、キャパシタンスやインダクタンスを用いた位相調整器を高周波伝送線路に設けたり、高周波伝送線路の長さを調整することで可能である。通常、電極上の電界強度が大きくなるため、小電極相互の距離や、電極と被処理基板の距離、電極に印加する高周波電力の大きさによっては、被処理部材面の電極上の部分が局所的にプラズマによる処理速度が速くなる事がある。前述のように電極相互に位相を制御する事により、電極から隣接する電極への電界強度を強める事で、被処理部材への電界強度を緩和し均一とする事が出来る。

【0025】各小電極に印加される高周波電圧の周波数を20～500MHzの範囲とすることで、プラズマ中の電子密度を増大させ、且つ、プラズマポテンシャルを低く抑えることができるので、処理の高速化と処理品質の向上が同時に可能となる。ここで各小電極に印加される高周波電圧の周波数は、対象とする装置に備えられた小電極と、その小電極の終端インピーダンスに応じて、

各々の周波数で生じる定在波による電界強度分布が均一化されるように選択される。

【0026】本発明のプラズマ処理装置ならびにプラズマ処理方法は、半導体装置の製造工程における膜堆積、エッチング、及び表面改質等のプラズマ処理において、処理能力向上に対応した被処理面積の大型化、処理速度の向上及び処理品質の向上をなし得るものであり、該装置または方法を用いて作製された半導体装置は、高性能かつ安価に製造できるという利点を有する。

【0027】以下、本発明の一実施例を、複数の複数の細長い小電極が平面状に配設されてなる高周波電極を有するプラズマCVD装置により説明するが、本発明はこれにより何ら限定されるものではない。例えば、ジグザグ形状、スパイラル形状、U字、M字等の形状でもよく、各小電極の配置も平行配置に限定されるものではない。また、プラズマ処理としてCVDに限定されるものではなく、エッチングなどでも同様に処理品質を向上させることができる。

<実施例1>:図3に、本実施例に使用したプラズマCVD装置の略平面図を、図4に本実施例に使用したプラズマCVD装置の略断面図を示す。本装置は、ガス導入手段5と真空排気手段6を備えたステンレス鋼製の反応容器4内部に、6本の棒状の小電極21～26を同一平面上で互いに平行に平面状に配設し且つ、被処理部材40の面に対して平行となるように配設してなる、誘導結合型のプラズマCVD装置である。被処理部材40は、図中に示すように小電極21～26の略中央に被処理部材40の中央が位置するように被処理部材を載置する台3の上に設置されている。本実施例における小電極21～26はステンレス鋼製の一直線状の細長い厚み2mm、幅10mmの板であり、1本の長さは150cmであり、40mmピッチで配設されている。各々の小電極21～26の一端には、各々に整合器71～76を介して周波数が可変の高周波電源11～16が接続されており、各々の小電極に印加する周波数及び高周波電力を個別に制御可能としている。本実施例においては、周波数可変の高周波電源を用いたが、周波数の異なる周波数固定の高周波電源を用いても良い。また、各々の小電極のもう一方の端は、接地部に接続されている。本実施例では、下記の製膜条件を用いて非晶質シリコン薄膜を製膜した。

被処理部材：ガラス基板（20cm×80cm角）

総ガス流量：SiH<sub>4</sub> 1300sccm

H<sub>2</sub> 1800sccm

基板温度：200℃

高周波電力：600W

ガス圧力：10Pa

被処理部材に対して平面状に配設される複数の小電極21～26のうち、21と24には周波数150MHzの高周波電力を印加し、22と25には周波数50MHzの高周波電力を印加し、23と26には100MHzの

高周波電力を印加する。このとき、各高周波電源は11～16は、各小電極21～26へ印加される高周波電力が600Wで同じとなるように調整した。

【0028】1時間の製膜処理の後、非晶質シリコン薄膜が堆積されたガラス基板を反応容器4から取出し、ガラス基板の長手方向を10等分、短い方を10等分となるように切断して膜厚測定用サンプルを100個作製した。段差計を用いて、それらのサンプル中心部の膜厚測定を行い、平均膜厚と膜厚分布を評価した結果、膜厚分布は15%となった。本例では、小電極201と204に対応する位置で膜厚が最大となり、小電極202と205に対応する位置で膜厚が最小となっていた。なお、100個のサンプルの（最大値－最小値）／（最大値＋最小値）×2を膜厚分布として求めた。

<実施例2>:実施例1の膜厚分布を考慮し、小電極22および25に印加する高周波電力が、小電極21と24に印加する高周波電力の1.4倍となるように調整し、それ以外の条件は実施例1と同様に製膜を行ったところ、膜厚分布は13%となった。

【0029】小電極21および24は、小電極22および25に比べて投入する高周波電力の周波数が高いため小電極22や25上に比べて高密度のプラズマが生成され、局所的に高い製膜速度にすることができた。本発明のプラズマ処理装置には、各々の小電極に対して、高周波電源が配設されているので、各々の小電極ごとに印加される周波数および電力量を調整することが出来るため、さらなる膜厚分布の改善が可能になる。

<比較例1>:本例では、実施例1及び実施例2と同様の装置構成および製膜条件とし、小電極21～26の全てに50MHzの高周波電力を印加した時、100MHzの高周波電力を印加した時、150MHzの高周波電力を印加した時の膜厚分布を確認した。その結果、周波数50MHzでは29%、周波数100MHzでは36%、周波数150MHzでは63%となった。

<実施例3>:図5に本実施例に使用したプラズマCVD装置の略平面図を示す。本実施例のプラズマCVD装置は、周波数が可変の高周波電源3つ11～13を備えている。高周波電源11から整合器71を介して分配器81によって等分配され、小電極21および24に高周波電力が印加される。同様に高周波電源12からは、整合器72を介して分配器82によって等分配され、小電極22および25に高周波電力が印加される。高周波電源13からは、整合器73を介して分配器83によって等分配され、小電極23および26に高周波電力が印加される。その他の装置構成を実施例1と同じくし、実施例1と同じ製膜条件を用いて非晶質シリコン薄膜を製膜した。

【0030】高周波電源11の周波数を150MHzとし、高周波電源12の周波数を50MHzとし、高周波電源13の周波数を100MHzとする。このとき、各



小電極21~26へ印加される高周波電力が600Wで同じとなるように調整した。

【0031】1時間の製膜処理の後、非晶質シリコン薄膜が堆積されたガラス基板を反応容器4から取出し、ガラス基板の長手方向を10等分、短い方を10等分となるように切断して膜厚測定用サンプルを100個作製した。段差計を用いて、それらのサンプル中心部の膜厚測定を行い、平均膜厚と膜厚分布を評価した結果、実施例1と同様の15%の膜厚分布が得られた。本実施例では、実施例1に比べ、高周波電源や整合器の個数を削減できることから、設備投資及び設備のフットプリントの低減に有効である。

<実施例4>実施例3の膜厚分布を考慮し、小電極22および25に印加する高周波電源12の高周波電力が、小電極21と24に印加する高周波電源11の高周波電力の1.4倍となるように調整し、それ以外の条件は実施例3と同様に製膜を行ったところ、実施例2と同様の13%の膜厚分布が得られた。

【0032】小電極21および24は、小電極22および25に比べて投入する高周波電力の周波数が高いため小電極22や25上に比べて高密度のプラズマが生成され、局所的に高い製膜速度にすることができた。本発明のプラズマ処理装置には、同じ周波数が印加される小電極ごとに高周波電源が配設されているので、周波数単位で印加される電力量を調整することが出来るため、さらなる膜厚分布の改善が可能となる。また、実施例3と同様に本実施例も高周波電源や整合器の個数を削減できることから、設備投資及び設備占有面積の低減に有効である。

<実施例5>図6に本実施例に使用したプラズマCVD装置の略平面図を示す。本装置は、ガス導入手段5と真空排気手段6を備えたステンレス鋼製の反応容器4内部に、16本の棒状の小電極201~216を同一平面上で互いに平行に平面状に配設し且つ、被処理部材40の面に対して平行に対向となるように配設してなる、誘導結合型のプラズマCVD装置である。被処理部材40は、図中に示すように小電極201~216の略中央に被処理部材の中央が位置するように被処理部材を載置する台3の上に設置されている。本実施例における小電極201~216はステンレス鋼製の一直線状の丸棒であり、1本当たりの直径6mm、長さ130cmであり、40mmピッチで配設されている。本実施例のプラズマCVD装置は、周波数が可変の2つの高周波電源11、12を備えている。高周波電源11から整合器71を介して分配器81によって等分配され、奇数番号に位置する小電極群に印加される。同様に高周波電源12からは、整合器72を介して分配器82によって等分配され、偶数番号に位置する小電極群に印加される。本実施例では、下記の製膜条件を用いて非晶質シリコン薄膜を製膜した。

被処理部材：ガラス基板（60cm×70cm角）

総ガス流量：SiH<sub>4</sub> 1300sccm

H<sub>2</sub> 1800sccm

基板温度：200℃

高周波電力：600W

ガス圧力：10Pa

被処理部材に対して平面状に配設される複数の小電極201~216のうち、奇数番号に位置する小電極群には周波数135MHzの高周波電力を印加し、偶数番号に位置する小電極群には50MHzの高周波電力を印加する。このとき、各小電極201~216へ印加される高周波電力が600Wで同じとなるように調整した。

【0033】1時間の製膜処理の後、非晶質シリコン薄膜が堆積されたガラス基板を反応容器4から取出し、ガラス基板の長手方向を10等分、短い方を30等分となるように切断して膜厚測定用サンプルを300個作製した。段差計を用いて、それらのサンプル中心部の膜厚測定を行い、平均膜厚と膜厚分布を評価した結果、膜厚分布は18%となり、大面積の製膜においてもその効果がみられた。このように、任意の第1電極と隣接する第2の電極とは、印加される高周波電圧の周波数が異なり、且つ、該第1の電極とは隣接せず、該第2の電極とは隣接する第3の電極に印加する高周波電圧の周波数は、該第1の電極に印加される高周波電圧の周波数と同じであるようにすることで、簡便な設備で且つ大面積にわたって良好な膜厚分布を得る事が可能である。本例では、奇数番号に位置する小電極群に対応する位置で膜厚が最大となり、偶数番号に位置する小電極群に対応する位置で膜厚が最小となっていた。

<実施例6>実施例5の膜厚分布を考慮し、偶数番号に位置する小電極群に印加する高周波電力が、奇数番号に位置する小電極群に印加する高周波電力の1.2倍となるように調整し、それ以外の条件は実施例5と同様に製膜を行ったところ、膜厚分布は15%となった。

【0034】奇数番号に位置する小電極群は、偶数番号に位置する小電極群に比べて投入する高周波電力の周波数が高いため偶数番号に位置する小電極群上に比べて高密度のプラズマが生成され、局所的に高い製膜速度にすることができた。本発明のプラズマ処理装置には、周波数ごとに高周波電源が配設されているので、周波数単位で印加される電力量を調整することが出来るため、さらなる膜厚分布の改善が可能となる。

<実施例7>図7に本実施例に使用したプラズマCVD装置の略平面図を示す。本実施例のプラズマCVD装置は、各高周波電源毎に変調用電源91、92を備えており、高周波電源11、12から供給される高周波電圧をパルス変調することにより、各小電極201~216に印加する高周波電圧をパルス状にオン・オフして繰り返して印加することができる。本実施例では、各小電極201~216に印加する高周波電圧に対して、デューティ



一比50%、100kHzのパルス変調を行った。オン・オフするタイミングは各小電極21~24で同じとした。それ以外の条件は実施例5と同様にして製膜した結果、膜厚分布は10%であった。また、パウダーの発生もみとめられなかった。

<実施例8>:図8に本実施例に使用したプラズマCVD装置の略平面図を示す。本実施例のプラズマCVD装置は、周波数が可変の2つの高周波電源11、12を備えている。高周波電源11から発振された高周波は、分配器81によって8つに等分配され、奇数番号の8つの小電極が接続されている高周波線路へ導入し、各々の高周波線路に設けられた奇数番号の整合器及び位相調整器を経て奇数番号に位置する小電極群に印加される。同様に高周波電源12から発振された高周波は、分配器82によって8つに等分配され、偶数番号の8つの小電極が接続されている高周波線路へ導入し、各々の高周波線路に設けられた偶数番号の整合器及び位相調整器を経て偶数番号に位置する小電極群に印加される。各小電極201~216に印加する高周波電圧の位相制御は、図示していない同期回路によって各高周波電源の発振器の同期をとったうえで、各高周波線路に設けたインダクタンスおよびキャパシタンスから構成される位相調整器101~116によって行った。本実施例では、奇数番号に位置する小電極群には周波数150MHzの高周波電力を印加し、偶数番号に位置する小電極群には100MHzの高周波電力を印加し、奇数電極群に印加する高周波電圧の位相を前記位相調整器によって180度ずらした。そ

p型非晶質シリコン薄膜の製膜条件

高周波電力: 600W

変調高周波: 無

原料ガス: SiH<sub>4</sub> 200sccm

H<sub>2</sub> 1800sccm

B<sub>2</sub>H<sub>6</sub> (2.0%/H<sub>2</sub>) 360sccm

製膜圧力: 10Pa

周波数: 奇数番号電極群は135MHz、偶数番号電極群は50MHz。

基板温度: 200℃

i型非晶質シリコン薄膜の製膜条件

高周波電力: 600W

変調高周波: オン時間=50μsec. オフ時間=50μsec.

原料ガス: SiH<sub>4</sub> 1300SCCM

H<sub>2</sub> 1800SCCM

製膜圧力: 10Pa

周波数: 奇数番号電極群は135MHz、偶数番号電極群は50MHz。

基板温度: 200℃

n型非晶質シリコン薄膜の製膜条件

高周波電力: 600W/cm<sup>2</sup>

変調高周波: 無

原料ガス: SiH<sub>4</sub> 150sccm

H<sub>2</sub> 1800sccm

PH<sub>3</sub> (2.0%/H<sub>2</sub>) 150sccm

れ以外の条件は実施例5と同様にして製膜した結果、膜厚分布は16%であった。

【0035】本実施例では、小電極として平行配置した一直線状の小電極を使用して、同一方向から高周波電力を印加したが、これになんら限定されることはなく、例えば櫛歯状に相対する方向から高周波電力を印加しても構わない。

<実施例9>:本実施例では、図7に示すプラズマCVD装置を用いて、非晶質シリコン薄膜からなる光電変換層を形成することで、薄膜太陽電池を作製した。本実施例において作製した薄膜太陽電池の略断面図を図9に示す。基板401として60cm×70cmで厚さ1.1mmのガラス基板を用い、この上に透明電極402として、スパッタリング法によりZnOを約1μmの膜厚となるように形成した。その後、透明電極402が形成された側が複数の小電極からなる高周波電極に対向するように、基板401を図7に示すプラズマCVD装置の反応容器内部に装入する。透明電極132の上に、膜厚30nmのp型非晶質シリコン薄膜403、膜厚300nmのi型非晶質シリコン薄膜404、膜厚30nmのn型非晶質シリコン薄膜405の順に製膜することで光電変換層を形成した。p、i、n型各々の非晶質シリコン薄膜の製膜条件を以下に示す。なお、i型非晶質シリコン薄膜404の製膜の際には、各小電極201~216に印加する高周波電力に対してデューティー比50%、100kHzのパルス変調を行っている。

製膜圧力：10Pa

周波数：奇数番号電極群は135MHz、偶数番号電極群は50MHz。

基板温度：200℃

反応容器から基板401を取り出した後、裏面電極406として、スパッタリング法によりAgを300nmの厚さとなるように形成した。裏面電極406は、光電変換層を一旦透過した光を反射させることで、発電効率を改善する役割をも有している。

【0036】1枚のガラス基板当たり、10個×10個の単位セル（電極面積4cm<sup>2</sup>角）を作成し、その光電変換効率の分布を測定した。図10は、100個の単位セルにおける光電変換効率の平均値を1とした時の、そのバラツキを示したものである。

<比較例2>：図13に示したプラズマCVD装置を用い、高周波電力の周波数を除いて実施例9と同様の製膜条件で太陽電池を作製した。周波数は135MHzのみとし、各小電極201～216に印加する高周波電力に対してデューティー比50%、100kHzのパルス変調を行っている。本例で作製した100個の単位セルにおける光電変換効率のバラツキを、図11に示す。

【0037】本発明のプラズマCVD装置を用いて作製した薄膜太陽電池の光電変換効率のバラツキは小さく、本発明のプラズマCVD装置及びプラズマCVD方法により、歩留の向上がなし得ることが確認できた。

【0038】本実施例では、本発明のプラズマCVD装置及びプラズマCVD方法を、非晶質シリコン薄膜を光電変換層とする薄膜太陽電池の製造プロセスに適用したが、本発明の効果はこれに限らない。例えば、多結晶シリコン薄膜の製膜、あるいは非晶質シリコン薄膜や多結晶シリコン薄膜のエッチング等においても、半導体装置の大型化や処理能力向上に対応した被処理面積の大型化や処理速度の向上、及び処理品質の向上が可能であり、本発明により、膜堆積やエッチング等のプラズマ処理工程において、歩留まり、信頼性、量産性が向上されることは言うまでもない。しかるに、薄膜太陽電池の製造プロセスのみならず、薄膜トランジスタ等の製造プロセスに適用できることは言うまでもない。本発明において、各小電極に印加される高周波電圧の周波数は、上記各実施例の周波数に限定されるものではなく、要するに対象とする装置に備えられた小電極と、その小電極の終端インピーダンスに応じて、各々の周波数で生じる定在波による電界強度分布が均一化されるように選択される。

【0039】

【発明の効果】本発明により、反応容器内に略同一平面上に配置された複数の小電極に対して、互いに隣接する電極に異なる周波数の高周波電力を印加することで、各々の電極で生じる電界強度を合成して大面積にわたって均一な電界強度を生じさせることが可能となるプラズマ処理装置が提供される。

【0040】したがって、本発明により、半導体装置製

造プロセスにおける製膜及びエッチング工程等のプラズマ処理工程において、半導体装置の大型化や処理能力向上に対応した被処理面積の大型化や処理速度の向上、及び処理品質の向上が可能であり、その結果、歩留まり、信頼性、量産性を向上させることが可能となる。

【図面の簡単な説明】

【図1】本発明のプラズマ処理装置における高周波電極の略平面図を示す。

【図2】本発明の態様であるプラズマCVD装置の電極近傍の電界強度を示すグラフを示す。

【図3】本発明の1つの態様であるプラズマCVD装置の略平面図を示す。

【図4】本発明の1つの態様であるプラズマCVD装置の略断面図を示す。

【図5】本発明の別の態様であるプラズマCVD装置の略平面図を示す。

【図6】本発明のさらに別の態様であるプラズマCVD装置の略平面図を示す。

【図7】本発明のさらに別の態様であるプラズマCVD装置の略平面図を示す。

【図8】本発明のさらに別の態様であるプラズマCVD装置の略断面図を示す。

【図9】本発明の半導体装置である薄膜太陽電池の略断面図を示す。

【図10】本発明のプラズマCVD方法により作製した薄膜太陽電池における光電変換効率のバラツキを示す。

【図11】従来のプラズマCVD方法により作製した薄膜太陽電池における光電変換効率のバラツキを示す。

【図12】従来のプラズマ処理装置における高周波電極の略平面図を示す。

【図13】従来のプラズマ処理装置における電界強度分布の周波数依存性を示す。


【符号の説明】

- 11～16 高周波電源
- 21～26、201～216 小電極
- 3 被処理部材配設部
- 4 反応容器
- 5 ガス導入手段
- 6 真空排気手段
- 71～76、701～716 整合器
- 81～83 分配器
- 91、92 変調用電源
- 101～116 位相調整器
- 31～36、301～316 接地部
- 40 被処理部材
- 401 ガラス基板
- 402 透明電極


403 p型非晶質シリコン  
404 i型非晶質シリコン

405 n型非晶質シリコン  
406 裏面電極


【図1】





【図2】





【図3】




【図4】




【図13】




【図5】




【図6】




【図9】




【図10】




【図12】




【図7】



【図8】



【図11】



フロントページの続き

(72)発明者 稲増 崇  
大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

Fターム(参考) 4K030 AA06 AA18 BA30 CA06 CA12  
FA03 JA18 KA15 KA30 LA16  
LA18  
5F045 AA08 AB04 AC01 AD06 AE07  
AF07 BB02 CA13 CA15 EH04  
EH11 EH20

**THIS PAGE BLANK (USPTO)**